Basics of VLSI Design 7

लाइसेंस: मुफ्त ‎फ़ाइल आकार: N/A
‎उपयोगकर्ताओं की रेटिंग: 0.0/5 - ‎0 ‎वोट

ऐप आईग्राम और ग्राफ के साथ वीएलएसआई की एक पूरी मुफ्त हैंडबुक है। यह इलेक्ट्रॉनिक्स और संचार इंजीनियरिंग शिक्षा का हिस्सा है जो इस विषय पर महत्वपूर्ण विषयों, नोट्स, समाचार और ब्लॉग लाता है। इस इलेक्ट्रॉनिक्स और संचार इंजीनियरिंग विषय पर त्वरित संदर्भ गाइड और ईबुक के रूप में ऐप डाउनलोड करें। ऐप में वीएलएसआई डिजाइन के 90 से अधिक विषयों को विस्तार से शामिल किया गया है। इन विषयों को 5 इकाइयों में विभाजित किया गया है। आप बहुत आसानी से पास और अपनी परीक्षा या साक्षात्कार में सफल हो सकते हैं, एप्लिकेशन को एक विस्तृत फ्लैश कार्ड जैसे विषयों के लिए त्वरित संशोधन और संदर्भ प्रदान करता है । प्रत्येक विषय आसान समझ के लिए चित्रांग्राम, समीकरणों और चित्रमय अभ्यावेदन के अन्य रूपों के साथ पूरा हो गया है। इस एप्लिकेशन में शामिल कुछ विषय हैं: 1. सेमीकंडक्टर यादें:परिचय और प्रकार 2. केवल स्मृति पढ़ें (ROM) 3. तीन ट्रांजिस्टर ड्राम सेल 4. एक ट्रांजिस्टर ड्राम सेल 5. फ्लैश मेमोरी 6. कम - पावर सीएमओएस लॉजिक सर्किट: परिचय 7. सीएमओ इनवर्टर का डिजाइन 8. राज्यमंत्री इनवर्टर: विशेषताओं को स्विच करने के लिए परिचय 9. स्कैन आधारित तकनीक 10. अंतर्निहित सेल्फ टेस्ट (बीआईएसटी) तकनीक 11. VLSI डिजाइन के ऐतिहासिक संभावित: मूर के कानून 12. सीएमओ डिजिटल सर्किट प्रकार का वर्गीकरण 13. एक सर्किट डिजाइन उदाहरण 14. वीएलएसआई डिजाइन पद्धतियां 15. वीएलएसआई डिजाइन प्रवाह 16. डिजाइन पदानुक्रम 17. नियमितता, मॉड्यूलरिटी और इलाके की अवधारणा 18. सीएमओ निर्माण 19. निर्माण प्रक्रिया प्रवाह: बुनियादी कदम 20. एनएमओ ट्रांजिस्टर का निर्माण 21. सीएमओ निर्माण: पी-वेल प्रक्रिया 22. CMOS निर्माण: एन अच्छी तरह से प्रक्रिया 23. CMOS निर्माण: ट्विन टब प्रक्रिया 24. स्टिक आरेख और मुखौटा लेआउट डिजाइन 25. राज्यमंत्री ट्रांजिस्टर: भौतिक संरचना 26. बाहरी पूर्वाग्रह के तहत राज्यमंत्री प्रणाली 27. MOSFET की संरचना और संचालन 28. दहलीज वोल्टेज 29. MOSFET के वर्तमान वोल्टेज विशेषताओं 30. मॉस्फेट स्केलिंग 31. स्केलिंग के प्रभाव 32. लघु ज्यामिति प्रभाव 33. राज्यमंत्री कैपेसिक्स 34. राज्यमंत्री इन्वर्टर 35. राज्यमंत्री इन्वर्टर के वोल्टेज स्थानांतरण विशेषताएं (वीटीसी) 36. एन-प्रकार MOSFET लोड के साथ इनवर्टर 37. प्रतिरोधी लोड इन्वर्टर 38. कमी लोड इनवर्टर का डिजाइन 39. सीएमओ इन्वर्टर 40. देरी समय परिभाषाएं 41. विलंब समय की गणना 42. देरी विवश के साथ इन्वर्टर डिजाइन: उदाहरण 43. संयोजन राज्यमंत्री तर्क सर्किट: परिचय 44. कमी एनएमओ लोड के साथ राज्यमंत्री तर्क सर्किट: दो इनपुट और न ही गेट 45. कमी एनएमओ लोड के साथ राज्यमंत्री तर्क सर्किट: कई इनपुट के साथ सामान्यीकृत और न ही संरचना 46. कमी एनएमओ लोड के साथ राज्यमंत्री तर्क सर्किट: न ही गेट का क्षणिक विश्लेषण 47. कमी एनएमओ लोड के साथ राज्यमंत्री तर्क सर्किट: दो इनपुट नंद गेट 48. कमी एनएमओ लोड के साथ राज्यमंत्री तर्क सर्किट: कई इनपुट के साथ सामान्यीकृत नंद संरचना 49. कमी एनएमओ लोड के साथ राज्यमंत्री तर्क सर्किट: नंद गेट का क्षणिक विश्लेषण 50. CMOS तर्क सर्किट: NOR2 (दो इनपुट NOR) गेट 51. सीएमओ नंद2 (दो इनपुट नंद) गेट 52. सरल सीएमओएस लॉजिक गेट्स का लेआउट 53. जटिल तर्क सर्किट 54. जटिल सीएमओ लॉजिक गेट्स 55. कॉम्प्लेक्स सीएमओएस लॉजिक गेट्स का लेआउट 56. एओआई और ओएआई गेट्स 57. छद्म एनएमओ गेट्स 58. सीएमओ फुल-एडर सर्किट और कैरी रिपल एडर 59. सीएमओ ट्रांसमिशन गेट्स (पास गेट्स) 60. पूरक पास-ट्रांजिस्टर लॉजिक (सीपीएल) 61. अनुक्रमिक राज्यमंत्री तर्क सर्किट: परिचय 62. बिस्टेबल तत्वों का व्यवहार 63. एसआर कुंडी सर्किट 64. दर्ज एसआर कुंडी 65. दर्ज जेके कुंडी 66. मास्टर-स्लेव फ्लिप-फ्लॉप 67. CMOS डी-कुंडी और एज-ट्रिगर फ्लिप-फ्लॉप 68. डायनेमिक लॉजिक सर्किट: परिचय 69. पास ट्रांजिस्टर सर्किट के बुनियादी सिद्धांत

संस्करण इतिहास

  • विवरण 5.1 पर तैनात 2016-07-18
    सुंदर आवेदन लोगो और बग फिक्स।

कार्यक्रम विवरण